A 1.5ns 1K Bipolar RAM Using Novel Circuit Design and SST-2 Technology

論文・著書情報

タイトル

和文:
英文:	A 1.5ns 1K Bipolar RAM Using Novel Circuit Design and SST-2 Technology

著者

和文:	H. Miyanaga, Y. Yamamoto, Y. Kobayashi, Tetsushi Sakai.
英文:	H. Miyanaga, Y. Yamamoto, Y. Kobayashi, Tetsushi Sakai.

言語

English

掲載誌/書名

和文:
英文:	IEEE Journal of Solid-State Circuits

巻, 号, ページ

Vol. SC-19 No. 3 pp. 291-298

出版年月

1984年

出版者

和文:
英文:

会議名称

和文:
英文:

開催地

和文:
英文: