A 3ns 1Kbit RAM Using Super Self-Aligned Process Technology

論文・著書情報

タイトル

和文:
英文:	A 3ns 1Kbit RAM Using Super Self-Aligned Process Technology

著者

和文:	Tetsushi Sakai, Y. Yamamoto, Y. Kobayashi, K. Kawarada, Y. Inabe, T. Hayashi, H. Miyanaga.
英文:	Tetsushi Sakai, Y. Yamamoto, Y. Kobayashi, K. Kawarada, Y. Inabe, T. Hayashi, H. Miyanaga.

言語

English

掲載誌/書名

和文:
英文:	International Solid State Circuits Conference Digest of Tech. Papers

巻, 号, ページ

pp. 216-217

出版年月

1981年

出版者

和文:
英文:

会議名称

和文:
英文:

開催地

和文:
英文: