クロック周期短縮のための挿入遅延量を抑えた回路への遅延挿入法

論文・著書情報

タイトル

和文:	クロック周期短縮のための挿入遅延量を抑えた回路への遅延挿入法
英文:	A Delay Insertion Method for Clock Period Reduction with Fewer Delay Insertion in General-Synchronous Circuits

著者

和文:	谷修平, 小平行秀, 高橋篤司.
英文:	Shuhei Tani, Yukihide Kohira, Atsushi Takahashi.

言語

Japanese

掲載誌/書名

和文:	電子情報通信学会技術研究報告 (VLD2008-135)
英文:	IEICE Technical Report (VLD2008-135)

巻, 号, ページ

Vol. 108 No. 487 pp. 53-58

出版年月

2009年3月11日

出版者

和文:
英文:

会議名称

和文:	VLSI設計技術研究会
英文:	Technical Committee on VLSI Design Technologies

開催地

和文:	那覇市（沖縄県）
英文: