Advantages of Densely Packed Multi-Wire Transistors with Planar Gate Structure Fabricated on Low-k Buried Insulator over Planar Silicon-on-Insulator Devices

論文・著書情報

タイトル

和文:
英文:	Advantages of Densely Packed Multi-Wire Transistors with Planar Gate Structure Fabricated on Low-k Buried Insulator over Planar Silicon-on-Insulator Devices

著者

和文:	M. Ono, 内田建, T. Tezuka.
英文:	M. Ono, K. Uchida, T. Tezuka.

言語

English

掲載誌/書名

和文:
英文:	Jpn. J. Appl. Phys.

巻, 号, ページ

Vol. 48 054505

出版年月

2009年

出版者

和文:
英文:

会議名称

和文:
英文:

開催地

和文:
英文:

DOI