Home >

news ヘルプ

論文・著書情報


タイトル
和文:補間技術とバックグランド補償技術を用いた 8-bit 600-MSps並列型ADCに関する研究 
英文: 
著者
和文: 白 戴和, 浅田 友輔, 宮原 正也, 松澤 昭.  
英文: Daehwa Paik, Yusuke Asada, Masaya Miyahara, Akira Matsuzawa.  
言語 Japanese 
掲載誌/書名
和文:電子情報通信学会技術研究報告. ICD, 集積回路 
英文:ICD2009-33-ICD2009-62 
巻, 号, ページ Vol. 109    No. 214    pp. 99-104
出版年月 2009年10月 
出版者
和文:社団法人電子情報通信学会 
英文: 
会議名称
和文:集積回路研究会 
英文: 
開催地
和文:東京 
英文: 
アブストラクト 補間技術と巡回バックグランド補償技術を使用した並列型A/D変換器(ADC)に関して報告する.並列型ADCは分解能が上がるほど回路規模が増大し、消費電力が増加する.この問題に対し、容量補間とゲート幅補間の特長を生かした補間技術を提案し、分解能の増加による消費電力の増加を抑制した.巡回バックグランド自己補償技術は素子ばらつきによるオフセットと温度や電源電圧変動による影響を抑える.試作ADCは90-nm 1P10M CMOSプロセスで製作された.測定の結果、入力周波数500MHz、変換周波数600MSpsの際ENOBは補償技術未使用下で6.07bits、使用下で6.74bitsを達成した.1.2V電源電圧で98.5mWを消費し、FoMは1.54pJ/conversion stepを達成した.

©2007 Institute of Science Tokyo All rights reserved.