Home >

news ヘルプ

論文・著書情報


タイトル
和文:高位設計と低位設計の違いとFPGA演算性能の関係について 
英文: 
著者
和文: 横野 智也, 山口佳樹, 藤田典久, 小林諒平, 朴泰祐, 吉川耕司, 安部牧人, 梅村雅之.  
英文: 横野 智也, 山口佳樹, 藤田典久, Ryohei Kobayashi, 朴泰祐, 吉川耕司, 安部牧人, 梅村雅之.  
言語 Japanese 
掲載誌/書名
和文:第81回全国大会講演論文集 
英文: 
巻, 号, ページ Vol. 2019    No. 1    pp. 59-60
出版年月 2019年2月 
出版者
和文: 
英文: 
会議名称
和文: 
英文: 
開催地
和文: 
英文: 
アブストラクト FPGA1チップの回路規模が100 万システムゲートを超えた現在，その全ての動作を把握し，RTL(Register Transfer Level)設計により完全な最適化を達成するのは困難になりつつある．そこで，高位記述言語によるHLS(High Level Synthesis) 設計に注目が集まっている．Intel社のIntel SDK for OpenCL，Xilinx 社のVivado HLS およびSDAccel などHLS 設計・開発環境は整いつつある．ここで，データセンターのような多くのユーザが利用しかつ複数のFPGA が並列に動作する環境において，RTL設計のみを唯一の選択肢とし続けることはユーザビリティの点から現実的ではない．一方，高性能演算と言う観点で設計手法をみたとき，HLS 設計のみを選択肢とするのは，現時点では時期尚早と考えられる．そこで本論文では，HDL 設計とHLS 設計の現状を等距離から評価し議論することで，次世代のヘテロジニアス高性能計算およびそこにFPGA が存在する可能性について検討する.

©2007 Institute of Science Tokyo All rights reserved.