Home >

news ヘルプ

論文・著書情報


タイトル
和文:多数の小容量FPGAを用いたスケーラブルなステンシル計算機 
英文:Scalable Stencil-computation Accelerator by Employing Multiple Small FPGAs 
著者
和文: 小林諒平, 吉瀬謙二.  
英文: Ryohei Kobayashi, Kenji Kise.  
言語 Japanese 
掲載誌/書名
和文:情報処理学会論文誌コンピューティングシステム（ACS） 
英文:IPSJ Transactions on Advanced Computing System 
巻, 号, ページ Vol. 6    No. 4    pp. 1-13
出版年月 2013年10月 
出版者
和文: 
英文: 
会議名称
和文: 
英文: 
開催地
和文: 
英文: 
アブストラクト ステンシル計算は科学技術計算における重要な計算カーネルの1つであり，地震シミュレーション，デジタル信号処理，流体計算など様々な分野で利用されている．我々は，多数の小容量FPGAを用いて2次元ステンシル計算を効率的に実行するアーキテクチャを提案・実装した．このシステム開発は段階的に行った．まず，複数FPGAノードのステンシル計算の挙動を模倣するサイクルアキュレートなソフトウェアシミュレータをC++で開発した．そのシミュレータをベースにして演算回路をVerilog HDLで記述し，FPGAアレーに実装した．実装した回路は正常に動作し，演算性能，スケーラビリティ，電力消費の評価から，アーキテクチャの正当性を示すことができた．100ノードのFPGAアレーの電力量あたりの演算性能は約0.6GFlop/sWであり，一般的なGPUと比較して，約3.8倍の電力効率を達成した．

©2007 Institute of Science Tokyo All rights reserved.