Home >

news ヘルプ

論文・著書情報


タイトル
和文:OpenCLを用いたFPGAによる宇宙輻射輸送シミュレーションの演算加速 
英文: 
著者
和文: 藤田 典久, 小林 諒平, 山口 佳樹, 大畠 佑真, 朴 泰祐, 吉川 耕司, 安部 牧人, 梅村 雅之.  
英文: 藤田 典久, Ryohei Kobayashi, 山口 佳樹, 大畠 佑真, 朴 泰祐, 吉川 耕司, 安部 牧人, 梅村 雅之.  
言語 Japanese 
掲載誌/書名
和文: 
英文: 
巻, 号, ページ Vol. 2017-HPC-161    No. 12    pp. 1 - 9
出版年月 2017年9月12日 
出版者
和文: 
英文: 
会議名称
和文:第161回ハイパフォーマンスコンピューティング研究発表会 
英文: 
開催地
和文: 
英文: 
アブストラクト 我々はこれまで，アクセラレータ間を密結合し低レイテンシで通信を行う TCA (Tightly Coupled Accelerators) と呼ばれるアーキテクチャを提案し，FPGA (Field Programmable Gate Array) を用いた TCA 実装として PEACH2 (PCI Express Adaptive Communication Hub Ver. 2) の開発を行ってきた．これらの研究を基に現在，TCA の概念をより進めたアーキテクチャとして AiS (Accelerators in Switch) というコンセプトの研究を進めている．AiS は通信機構の中にアプリケーションに特化した演算機構を組み込み，FPGA 内での演算機構と通信機構のより強い連携を実現する次世代の並列演算加速機構である．これまでにも PEACH 2 に対して演算機構を組み込む研究は行われてきたが，PEACH 2 は Verilog HDL (Hardware Description Language) によって全体が記述されており，AiS における演算部についても Verilog HDL を用いて記述しなければならず，開発コストが高く，FPGA の専門家でなければその開発ができないという問題があった．近年の FPGA 開発環境の進歩により，より一般的な環境で AiS を実現できるようになり，さらに通信性能についても 40 Gbps，100 Gbps といった高速な通信機構を扱え，また，ソフトウェアで用いられている言語から回路を合成する高位合成と呼ばれる技術が普及してきた．Intel FPGA では OpenCL を用いた高位合成処理系があり，OpenCL 言語からの回路の生成だけでなく，OpenCL API を用いた FPGA の制御が可能となるが，CPU や GPU 向けに記述 ・ 最適化された OpenCL コードをそのまま用いても性能がでないことがわかっており，FPGA 向けの最適化をどう行うかが課題となる．本稿では Intel FPGA 向け高位合成開発環境である Intel FPGA SDK for OpenCL を用いて，宇宙輻射輸送シミュレーションコード ARGOT の中で用いられている ART 法を FPGA 向けに最適化を行う．ART 法を FPGA に実装するにあたって，どのように FPGA 内部で並列演算を行うか，どのような FPGA 向け最適化を行うかについて述べる．Intel Arria 10 FPGA を用いて性能評価を行い，CPU 実装と比べて 14.6 倍の高速化が得られ，その実装は 63 % の回路リソースを利用し動作周波数は 236.11 MHz であった．

©2007 Institute of Science Tokyo All rights reserved.