Home >

news ヘルプ

論文・著書情報


タイトル
和文:FPGA/GPU協調によるネットワーク型不正侵入検知システムの構築 
英文: 
著者
和文: 菊地 駿太, 池上 努, Akram ben Ahmed, 工藤 知宏, 小林 諒平, 藤田 典久, 朴 泰祐.  
英文: 菊地 駿太, Toshiyuki Amagasa, Akram ben Ahmed, 工藤 知宏, Ryohei Kobayashi, 藤田 典久, 朴 泰祐.  
言語 Japanese 
掲載誌/書名
和文:IEICE-CPSY2020-42 
英文: 
巻, 号, ページ vol. IEICE-120    no. CPSY-338    pp. 113-118
出版年月 2021年1月18日 
出版者
和文: 
英文: 
会議名称
和文:2021-01-CPSY-RECONF-VLD-ARC-SLDM 
英文: 
開催地
和文: 
英文: 
アブストラクト 近年，CPUの性能向上が鈍化していることなどにより，複数種類のプロセッサを組み合わせて処理を行うヘテロジーニアスコンピューティングが注目されている．既存の研究は，CPUとGPUやFPGAなどのコプロセッサの協調処理に関するものがほとんどであった．本研究では，FPGAとGPUの協調処理によるネットワーク型不正侵入検知システム（NIDS）を構築する。FPGA上に簡素なプリフィルタを実装し、100Gbpsを超える大量のトラフィックから10%程度の怪しいパケットを抽出する。抽出されたパケットはGPU上で、NIDSの定義に従って様々な長さの文字列に対する完全なマッチングを行う。FPGAからGPUへのパケットの送信にはCPUを介さない低レイテンシの直接転送機構を活用し、効率的なシステムを実現する。

©2007 Institute of Science Tokyo All rights reserved.