"井上雅文,右近祐太,高橋篤司","ゲートレベルシミュレーションによるエラー検出・回復方式回路の評価","VLSI設計技術研究会","電子情報通信学会技術研究報告 (VLD2010-141)",,"Vol. 110","No. 432","pp. 147-152",2011,Mar.
"右近祐太,井上雅文,高橋篤司,谷口研二","FPGA上に実現した可変レイテンシ回路の動作検証","VLSI設計技術研究会","電子情報通信学会技術研究報告 (VLD2010-142)",,"Vol. 110","No. 432","pp. 153-158",2011,Mar.
"井上雅文,右近祐太,高橋篤司,谷口研二","エラー検出回復方式回路の回路構成と性能に関するシミュレーション評価",,"DAシンポジウム2010 論文集, 情報処理学会シンポジウムシリーズ",,"Vol. 2010","No. 7","pp. 123-128",2010,Sept.
"右近祐太,井上雅文,高橋篤司,谷口研二","エラー検出回復方式における加算器の性能評価","VLSI設計技術研究会","電子情報通信学会技術研究報告 (VLD2009-121)",,"Vol. 109","No. 462","pp. 133-138",2010,Mar.
"井上雅文,富岡洋一,小平行秀,高橋篤司","パス長制限付き点集合に対する配線木構成手法","VLSI設計技術研究会","電子情報通信学会技術研究報告 (VLD2009-4)",,"Vol. 109","No. 34","pp. 31-36",2009,May