"木下昌紀,富岡洋一,高橋篤司","2層BGAパッケージのための詳細ビア配置手法の評価","VLSI設計技術研究会","電子情報通信学会技術研究報告 (VLD2009-117)",,"Vol. 109","No. 462","pp. 109-114",2010,Mar.
"木下昌紀,富岡洋一,高橋篤司","2層BGAパッケージにおける配線混雑度低減のための詳細ビア配置手法","VLSI設計技術研究会","電子情報通信学会技術研究報告 (VLD2009-30)",,"Vol. 109","No. 201","pp. 7-12",2009,Sept.