論文

• Takashi Sato, Hiroyuki Ueyama, Noriaki Nakayama, Kazuya Masu. Accurate array-based measurement for subthreshold-current of MOS, IEEE Journal of Solid-State Circuits, IEEE Journal of Solid-State Circuits, Vol. 44, No. 11, pp. 2977-2986, Nov. 2009.
• Kazuya Masu, Noboru Ishihara, Noriaki Nakayama, Takashi Sato, Shuhei Amakawa. Physical design challenges to nano-CMOS circuits, IEICE Electronics Express (ELEX), IEICE Electronics Express (ELEX), IEICE Electronics Express (ELEX), Vol. 6, No. 11, pp. 703-720, June 2009.
• Kenta Yamada, Takashi Sato, Noriaki Nakayama, Shuhei Amakawa, Kazuya Masu. Layout-aware compact model of MOSFET characteristics variations induced by STI stress, IEICE Transactions on Electronics, Vol. E91-C, No. 7, pp. 1142-1150, July 2008.
• Masanori Imai, Takashi Sato, Noriaki Nakayama, Kazuya Masu. An evaluation method for the number of Monte Carlo STA trials, IEICE Transactions on Fundamentals, Vol. E91-A, No. 4, pp. 957-964, Apr. 2008.
• Shin-ichi Nishimura, Shogo Hayase, Ryoji Kanno, Masatomo Yashima, Noriaki Nakayama, Atsuo Yamada. Structure of Li2FeSiO4, J. Am. Chem. Soc., Vol. 130, No. 40, pp. 13212−13213, 2008.

国際会議発表 (査読有り)

• Takashi Sato, Takumi Uezono, Noriaki Nakayama, Kazuya Masu. Decomposition of Drain-Current Variation Into Gain-Factor and Threshold Voltage Variations, IEEE International Symposium on Circuits and Systems (ISCAS 2010), IEEE International Symposium on Circuits and Systems (ISCAS 2010), IEEE International Symposium on Circuits and Systems (ISCAS 2010), May 2010.
• Shin-ichi NISHIMURA, Shogo HAYASE, Ryoji KANNO, Masatomo YASHIMA, Noriaki NAKAYAMA, Atsuo YAMADA. Crystal Structure of Li2MSiO4 (M = Fe, Mn), International Conference on Materials for Advanced Technologies 2009 (ICMAT 2009), F1-S1.6(O), A00211-02877, June 2009.
• Takashi Sato, Hiroyuki Ueyama, Noriaki Nakayama, Kazuya Masu. A MOS transistor array with pico-ampere order precision for accurate characterization of leakage current variation, IEEE Asian solid-state circuit conference (ASSCC), IEEE Asian solid-state circuit conference (ASSCC), IEEE Asian solid-state circuit conference (ASSCC), pp. 389-392, Nov. 2008.
• Masanori Imai, Takashi Sato, Noriaki Nakayama, Kazuya Masu. Non-Parametric StatisticalStatic TimingAnalysis: An SSTA Framework for Arbitrary Distribution, 45th Design Automation Conference (DAC), 45th Design Automation Conference (DAC), pp. 698-701, June 2008.
• Takashi Sato, Hiroyuki Ueyama, Noriaki Nakayama, Kazuya Masu. Determination of optimal polynomial regression function to decompose on-die systematic and random variations, ACM/IEEE Asia South Pacific Design Automation Conference (ASPDAC), ACM/IEEE Asia South Pacific Design Automation Conference (ASPDAC), pp. 518-523, Jan. 2008.
• Takashi Sato, Takumi Uezono, Shiho Hagiwara, Kenichi Okada, Shuhei Amakawa, Noriaki Nakayama, Kazuya Masu. A MOS transistor-array for accurate measurement of subthreshold leakage variation, International Symposium on Quality Electronic Design (ISQED), pp. 21-26, Mar. 2007.

国内会議発表 (査読有り)

• 伊達貴徳, 萩原 汐, 佐藤高史, 中山範明, 益 一哉. 回路特性ばらつき解析に対する重点的サンプリングの適用検討, 電子情報通信学会ソサイエティ大会, 電子情報通信学会ソサイエティ大会, A-1-27, pp. 27, Sept. 2008.
• 植山寛之, 佐藤高史, 中山範明, 益 一哉. リーク電流測定用トランジスタアレイ回路の測定, 電子情報通信学会 総合大会, 電子情報通信学会 総合大会, A-3-14, pp. 89, Mar. 2008.
• 植山寛之, 佐藤高史, 中山範明, 益 一哉. 大域ばらつきの近似次数が回路遅延ばらつきに与える影響, 電子情報通信学会ソサイエティ大会, No. A-1-8, pp. 8, Sept. 2007.
• 植山寛之, 佐藤高史, 中山範明, 益 一哉. 閾値電圧の大域ばらつきが回路遅延ばらつきに与える影響, STARCシンポジウム, Sept. 2007.
• 今井 正紀, 佐藤 高史, 中山 範明, 益 一哉. ノンパラメトリック統計的タイミング解析 (SSTA) の実現手法の検討, DA シンポジウム, pp. 121-126, Aug. 2007.
• 今井正紀, 佐藤 高史, 中山 範明, 益 一哉. 統計的パス遅延解析のためのMonte Carlo STA実行数評価の一手法, 第20回 回路とシステム軽井沢ワークショップ, pp. 703-708, Apr. 2007.

国際会議発表 (査読なし・不明)

• Noriaki Nakayama, Takashi Sato, Hiroyuki Ueyama, Kazuya Masu. An efficient extraction of random and systematic gate-length variation through poly-Si resistor measurement, Workshop on test structure design for variability characterization, Workshop on test structure design for variability characterization, Nov. 2008.

国内会議発表 (査読なし・不明)

• 山田健太, 庄 俊之, 國清辰也, 庄 俊之, 益 一哉, 中山範明, 佐藤高史, 天川修平, 吉村尚郎, 伊藤 優, 熊代成孝. STIストレスによるMOSFET特性変動のコンパクトモデル, 2009年（平成21年）第56回応用物理学関係連合講演会, 2009年（平成21年）第56回応用物理学関係連合講演会, 31p-G-3, Mar. 2009.
• 植山寛之, 佐藤高史, 中山範明, 益 一哉. 抵抗測定法によるトランジスタアレイ回路の測定時間短縮化, 電子情報通信学会ソサイエティ大会, 電子情報通信学会ソサイエティ大会, C-12-41, pp. 110, Sept. 2008.
• 植山寛之, 佐藤高史, 中山範明, 益 一哉. リーク電流測定用トランジスタアレイ回路の測定, 電子情報通信学会 総合大会, 電子情報通信学会 総合大会, pp. A-3-14, Mar. 2008.

[ BibTeX 形式で保存 ]    [ 論文・著書をCSV形式で保存 ]    [ 特許をCSV形式で保存 ]